

Serial No.: 10/724,007 W&B Docket No.: INF 2068-US

W&B Docket No.: INF 2068-US OC Docket No.: INFN/0039

### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

 $\omega$ 

In re Application of:

Jürgen Lindolf, et al.

Serial No.: 10/724,007

Filed:

November 26, 2003

Confirmation No.: 7551

For:

METHOD FOR PRODUCING

AN ANTIFUSE IN A SUBSTRATE AND AN

ANTIFUSE STRUCTURE FOR

INTEGRATION IN A

**SUBSTRATE** 

MAIL STOP Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Group Art Unit: 2812

Examiner:

UNKNOWN

CERTIFICATE OF MAILING 37 CFR 1.8

hereby certify that this correspondence is being deposited on

Service as First Class Mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450/Alexandria, VA

22313-1450.

<u> July 30,2004</u> Date

Signature

### **CLAIM TO PRIORITY**

Applicant(s) reaffirm the claim for the benefit of filing date of the following foreign patent application referred to in Applicant's Declaration:

German Patent Application Serial Number 102 55 427.7-33 filed November 28, 2002.

A copy of the application certified by the German Patent Office is enclosed.

Respectfully submitted,

Gero G. McClellan

Registration No. 44,227

Moser, Patterson & Sheridan, L.L.P.

3040 Post Oak Blvd. Suite 1500

Houston, TX 77056

Telephone: (713) 623-4844 Facsimile: (713) 623-4846

Agent for Applicant(s)

# BUNDESREPUBLIK DEUTSCHLAND

CERTIFIED COPY OF PRIORITY DOCUMENT



### **CERTIFIED COPY OF** PRIORITY DOCUMENT

100

## Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen:

102 55 427.7

Anmeldetag:

28. November 2002

Anmelder/Inhaber:

Infineon Technologies AG, München/DE

Bezeichnung:

Verfahren zur Herstellung einer Antifuse in einem Substrat sowie einer Antifuse-Struktur

zur Integration in einem Substrat

IPC:

H 01 L 21/768

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

> München, den 18. November 2003 **Deutsches Patent- und Markenamt** Der Präsident Im Apftrag



### Beschreibung

5

10

15

20

30

35

Verfahren zur Herstellung einer Antifuse in einem Substrat sowie einer Antifuse-Struktur zur Integration in einem Substrat

Die Erfindung betrifft ein Verfahren zur Herstellung einer Antifuse in einem Substrat, insbesondere in einer integrierten Schaltung, sowie eine Antifuse-Struktur zur Integration in einer integrierten Schaltung.

Antifuse-Strukturen werden in integrierten Schaltungen dazu verwendet, Einstellungswerte dauerhaft zu speichern. Dazu können Antifuse-Strukturen programmiert werden, indem sie durch eine angelegte Programmierspannung von einem hochohmigen in einen niederohmigen Zustand überführt werden. Der hochohmige und der niederohmige Zustand sind dauerhaft, d. h. sie werden ohne Anliegen einer Spannung permanent beibehalten. Auf diese Weise kann die Antifuse-Struktur als ein binäres Speicherelement dienen, wobei die beiden Zustände durch den hochohmigen Zustand und den niederohmigen Zustand bestimmt sind.

Üblicherweise weisen Antifuse-Strukturen einen ersten leitenden Bereich und einen zweiten leitenden Bereich auf, die voneinander durch ein Dielektrikum getrennt sind. Das Dielektrikum bildet zwischen dem ersten leitenden Bereich und dem zweiten leitenden Bereich eine dünne Schicht, die anfänglich nicht-leitend, bzw. hochohmig, ist. Bei Anlegen einer Programmierspannung bildet sich ein elektrisches Feld zwischen den beiden leitenden Bereichen, wobei sich an der Stelle im Dielektrikum, an der die Durchbruchsfeldstärke des Dilektrikums durch das elektrische Feld überschritten wird, ein Durchbruchskanal bildet, der das Dielektrikum dauerhaft so verändert, dass ein niederohmiger Kanal gebildet wird.

Herkömmliche Antifuse-Strukturen werden üblicher Weise durch Aufeinanderstapeln von Schichten hergestellt, wobei im Wesentlichen nacheinander die Verfahrensschritte, Abscheiden einer ersten leitenden Schicht, Strukturieren der ersten leitenden Schicht, Abscheiden einer dielektrischen Schicht, Strukturieren der dielektrischen Schicht und Abschneiden einer zweiten leitenden Schicht sowie Strukturieren der zweiten leitenden Schicht durchgeführt werden.

10 Um diese Schichten übereinander abzuscheiden, sind relativ große Overlay-Toleranzen nötig, so dass bei einer Verkleinerung der Strukturgrößen der integrierten Schaltung die Schichten der Antifuse-Struktur nicht im gleichen Maße verkleinerbar sind.

15

Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Antifuse-Struktur in einem Substrat und einer Antifuse-Struktur zur Verfügung zu stellen, wobei eine freie Skalierbarkeit der Antifuse-Struktur gegeben ist.

20

Diese Aufgabe wird durch das Verfahren nach Anspruch 1 sowie durch die Antifuse-Struktur nach Anspruch 8 gelöst.

<u>~</u>25

30

35

Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Antifuse in einem Substrat vorgesehen. Dazu wird eine erste Leiterbahn auf das Substrat aufgebracht, wobei an einer im Wesentlichen vertikal zum Substrat verlaufenden Endfläche der ersten Leiterbahn eine dielektrische Schicht aufgebracht wird. Anschließend wird eine zweite Leiterbahn so auf das Substrat aufgebracht, dass die mit einer Endfläche an die dielektrische Schicht anschließt, so dass eine Antifuse-Struktur gebildet wird.

10

30

Das erfindungsgemäße Herstellungsverfahren für eine Antifuse hat den Vorteil, dass Overlay-Toleranzen im Maskenprozess und negative Effekte, wie z. B. die "Void"-Ausbildung beim Metalfill vermieden werden können. Dadurch ist bei dem erfindungsgemäßen Verfahren zur Herstellung der Antifuse eine freie Skalierbarkeit möglich. Es kann vorgesehen sein, dass die dielektrische Schicht isotrop aufgebracht wird, so dass Kanten der ersten Leiterbahn überdeckt sind. Auf diese Weise wird vermieden, dass beim Aufbringen der zweiten Leiterbahn Kurzschlüsse zu den Kanten der ersten Leiterbahn entstehen können.

Es kann vorgesehen sein, dass die dielektrische Schicht mit Hilfe eines anisotropen Abscheideprozesses aufgebracht wird, in dem der Abscheideprozess schräg zur Oberfläche des Substrats hindurchgeführt wird. Somit kann auf einfache Weise auf der Endfläche die dielektrische Schicht aufgebracht werden, wobei durch die Richtung des Abscheideprozesses schräg zur Oberfläche auch eine verbesserte Kantenüberdeckung gewährleistet ist.

Es kann vorgesehen sein, dass die erste Leiterbahn so aufgebracht wird, dass sie mit einer Oberfläche des Substrats abschließt. Dies kann vorzugsweise so durchgeführt werden, dass die erste Leiterbahn in eine Grabenstruktur in dem Substrat eingebracht wird und anschließend die Oberflächen der ersten Leiterbahn und des Substrats so bearbeitet werden, dass sie miteinander in einer gemeinsamen Oberfläche abschließen. Um eine Antifuse-Struktur zu bilden, wird vorzugsweise die zweite Leiterbahn in eine zweite Grabenstruktur in dem Substrat eingebracht, wobei die zweite Grabenstruktur so angeordnet ist, dass die darin eingebrachte zweite Leiterbahn mit ihrer Endfläche mit der dielektrischen Schicht in Verbindung steht.

35 Auf diese Weise kann eine Antifuse-Struktur hergestellt werden, die in einer durchgehenden Leiterbahn, die aus der ersten Leiterbahn und der zweiten Leiterbahn gebildet wird, eingebracht ist, so dass die so gebildete Antifuse-Struktur nur eine geringe Fläche einnimmt. Darüber hinaus ist der Prozess selbstjustierend, da die dielektrische Schicht ohne Maskenschritt erzeugt werden kann.

5

10

15

20

Es kann vorgesehen sein, dass zum Einbringen des Leitermaterials für die erste Leiterbahn in die erste Grabenstruktur zunächst in die zweite Grabenstruktur ein Opfermaterial eingebracht wird, wobei das Leitermaterial für die erste Leiterbahn flächig aufgebracht wird. Anschließend wird das Leitermaterial über der zweiten Grabenstruktur entfernt, indem das Opfermaterial entfernt. Alternativ ist es auch möglich, das Leitermaterial durch ein CMP-Prozess zu entfernen, wobei das Leitermaterial im Wesentlichen überall außer in der ersten Grabenstruktur vollständig entfernt wird, so dass lediglich das Leitermaterial in der ersten Grabenstruktur und das Opfermaterial in der zweiten Grabenstruktur verbleibt. Anschließend kann zum Einbringen der dielektrischen Schicht und der zweiten Leiterbahn das Opfermaterial entfernt werden und die dielektrische Schicht und die zweite Leiterbahn eingebracht werden.

25

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine Antifuse-Struktur in einem Substrat mit dielektrischen Schicht zwischen einer ersten Leiterbahn und einer zweiten Leiterbahn vorgesehen. Die dielektrische Schicht ist im Wesentlichen vertikal zur Oberfläche des Substrats angeordnet und zwischen Endflächen der ersten und zweiten Leiterbahn angeordnet.

30

Auf diese Weise kann eine Antifuse-Struktur geschaffen werden, die im Wesentlichen frei skalierbar ist und einen geringeren Flächenbedarf als herkömmliche Antifuse-Strukturen benötigt.

35

Es kann vorgesehen sein, dass die erste Leiterbahn, die dielektrische Schicht und die zweite Leiterbahn in einem Sub-

10

30

strat in einer Grabenstruktur angeordnet sind. Die Grabenstruktur hat im Herstellungsverfahren den Vorteil, dass die Prozesse selbstjustierend sind, so dass z.B. zur Herstellung der dielektrischen Schicht kein weiterer Maskenprozess notwendig ist.

Es kann vorgesehen sein, dass die erste Leiterbahn, die dielektrische Schicht und die zweite Leiterbahn so in dem Substrat angeordnet sind, dass ihre Oberflächen mit der Oberfläche des Substrats abschließen. Auf diese Weise ist es möglich, eine Oberfläche zu schaffen, auf der weitere Schichten aufgebracht werden können, z. B. um weitere Metallisierungslagen zu bilden.

15 Bevorzugte Ausführungsformen der Erfindung werden im folgenden anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:

Fig. 1a bis 1c die einzelnen erfindungsgemäßen Verfahrens-20 schritte gemäß einer ersten Ausführungsform der Erfindung; und

Fig. 2 einen Querschnitt durch eine erfindungsgemäße Antifuse-Struktur.

In den Figuren 1a bis 1c ist gemäß einer ersten Ausführungsform der Erfindung die Verfahrensschritte zur Herstellung einer Antifuse-Struktur in einem Substrat 1 dargestellt. In das Substrat wird eine Grabenstruktur 2 eingebracht, die die spätere Leiterbahn und die Antifuse-Struktur aufnehmen soll.

Die Grabenstruktur 2 ist vorzugsweise in einem ILD-Bereich (Inter Layer Dielektrikum) angeordnet. Nach Abscheidung der ersten Metalllage, dem anschließenden CMP-Prozess wird das Leitermaterial aus dem zweiten Teil der Grabenstruktur mit

35 Hilfe eines RIE-Verfahrens entfernt.

15

20

25

30

35

In einen ersten Teil der Grabenstruktur 2 wird nun eine erste Leiterbahn 3 eingebracht, die in der Grabenstruktur 2 an der Position der späteren Antifuse-Struktur endet und eine Endfläche 4 aufweist. Die erste Leiterbahn 3 kann auf verschiedene Weisen eingebracht werden. Es ist beispielsweise möglich, über die Grabenstruktur 2 eine Schicht mit leitendem Material aufzubringen, die flächig, also sowohl auf der Substratoberfläche 1 als auch in der Grabenstruktur 2, abgeschieden wird. Anschließend kann durch Maskieren die Schicht mit leitendem Material so entfernt werden, dass lediglich die erste Leiterbahn 3 stehen bleibt und das auf der Substratoberfläche 1 und in einem zweiten Teil der Grabenstruktur 2 befindliche leitende Material entfernt wird. Das leitende Material ist vorzugsweise ein metallisches Material, und kann beispielsweise Aluminium, Kupfer, Wolfram und/oder andere in der Halbleitertechnologie bekannte Leitermaterialien aufweisen.

Die Endfläche 4 verläuft vorzugsweise vertikal zur Substratoberfläche, kann jedoch auch je nach Herstellungsprozess auch
schräg zur Substratoberfläche verlaufen. Ein schräger Verlauf
hat den Vorteil, dass die Fläche zwischen dem Leiter und dem
Dielektrikum vergrößert werden kann, so dass beim späteren
"Schießen" der Antifuse eine hohen Durchbruchswahrscheinlichkeit erreicht werden kann und so die Gesamtausbeute einer integrierten Schaltung mit solchen Antifusestrukturen verbessert werden kann. Insbesondere sind aus prozesstechnischer
Sicht Winkel zwischen 0° und 60° zwischen der Oberflächennormalen und der Endfläche vorteilhaft, da diese durch Kippen
der Substratscheibe während eines Lithographie-Schrittes auf
einfache Weise erreicht werden können.

In Figur 1b ist dargestellt, dass auf die so erhaltene Struktur eine dielektrische Schicht 5 aufgebracht wird. Die dielektrische Schicht 5 muss so aufgebracht werden, dass die Endfläche 4 vollständig in definierter Weise überdeckt ist. Insbesondere sollten die Kanten der Endfläche 4 bedeckt sein,

um einen Kurzschluss zwischen der ersten Leiterbahn und einer anschließend aufzubringenden zweiten Leiterbahn 6 zu vermeiden.

- 5 Um dies zu erreichen wird zum Abscheiden der dielektrischen Schicht 5 vorzugsweise ein isotroper Abscheideprozess verwendet. Bei Verwendung eines anisotropen Abscheideprozesses, ist vorzugsweise vorzusehen, dass das abzuscheidende Material schräg auf die Substratoberfläche aufgebracht wird, so dass der Aufbringwinkel auf die Endfläche 4 möglichst groß wird, im optimalen Fall möglichst 90° beträgt. Dies ist besonders einfach möglich, wenn die Endfläche schräg zur Oberfläche verläuft.
- Die dielektrische Schicht 5 ist nicht-leitend und kann im wesentlichen alle in der Halbleitertechnologie bekannten dielektrischen Materialien umfassen. Vorzugsweise kann als Dielektrikum Siliziumnitrit verwendet werden.
- Da die dielektrische Schicht 5 im Vergleich zu der Größenordnung der Grabenstruktur 2 sehr dünn ist, z. B. 3 nm, kann die dielektrische Schicht 5 beim Einbringen der zweiten Leiterbahn in den zweiten Teil der Grabenstruktur 2 in der Grabenstruktur verbleiben und dient als zusätzliche Isolation der zweiten Leiterbahn gegenüber den Substrat 1, wodurch Leckströme reduziert werden können. Daher sollte vorzugsweise der Ort der Antifuse-Struktur so gewählt werden, dass die Länge der Leiterbahn im Wesentlichen durch die zweite Leiterbahn gebildet wird und die erste Leiterbahn möglichst kurz gehalten wird.
  - Das Einbringen der zweiten Leiterbahn 6 erfolgt ebenso wie das Einbringen der ersten Leiterbahn durch Abscheiden eines Leitermaterials und anschließenden Entfernen des Leitermaterials von der Substratoberfläche. Das Entfernen von überschüssigem Leitermaterial von der Substratoberfläche kann durch ein CMP-Verfahren durchgeführt werden.

Auf diese Weise erhält man eine Antifuse-Struktur, bei der die dielektrische Schicht 5, im Wesentlichen vertikal oder schräg zur Leiterbahn angeordnet ist. Die Antifuse-Struktur, die mit dem erfindungsgemäßen Verfahren hergestellt worden ist, hat den Vorteil, dass sie im Wesentlichen frei skalierbar ist und dass sie eine im Wesentlichen plane Oberfläche mit der Substratoberfläche bildet, so dass weitere Metalllagen oder andere Lagen darüber angeordnet werden können.

10

15

Es kann vorgesehen sein, dass zusätzlich zur dielektrischen Schicht 5 auch noch eine Elektrodenschicht (nicht gezeigt) aus einem leicht migrierendem Material, z. B. WSi, isotrop abgeschieden wird. Die Elektrodenschicht aus leicht migrierendem Material verbessert das Durchbruchsverhalten und sorgt beim Schießen der Antifuse dafür, dass der Durchbruchskanal sich nicht während der Lebensdauer der Schaltung zurück bildet.

20

Selbstverständlich kann auch vorgesehen sein, die Antifuse-Struktur gemäß dieser Erfindung nicht in einer Grabenstruktur sondern auf der Substratoberfläche anzuordnen. Der Vorteil des Vorsehens der Antifuse-Struktur in der Grabenstruktur 2 besteht darin, dass die Prozesse im Wesentlichen selbstjustierend sind, insbesondere der Prozess des Abscheidens der dielektrischen Schicht 5.

30

In Figur 2 ist ein Querschnitt längs der Leiterbahn der Antifuse-Struktur, wie in Figur 1c dargestellt, gezeigt. Man erkennt, dass sich die dielektrische Schicht im Wesentlichen
vertikal so in der Leiterbahn befindet, dass die beiden Teile
der Leiterbahn nicht miteinander sondern nur über die dielektrische Schicht 5 verbunden sind.

#### Patentansprüche

5

10

15

20

30

35

- 1. Verfahren zur Herstellung einer Antifuse in einem Substrat, wobei eine erste Leiterbahn (3) auf das Substrat (1) aufgebracht wird, wobei an einer im wesentlichen vertikal zum Substrat verlaufenden Endfläche der ersten Leiterbahn (3) eine dielektrische Schicht (5) aufgebracht wird, wobei eine zweite Leiterbahn (6) so aufgebracht wird, dass sie mit einer Endfläche (4) an die dielektrische Schicht (5) anschließt, so dass eine Antifuse-Struktur gebildet wird.
- 2. Verfahren nach Anspruch 1 oder 2, wobei die dielektrische Schicht isotrop aufgebracht wird, so dass Kanten der ersten Leiterbahn (3) überdeckt sind.
- 3. Verfahren nach Anspruch 1, wobei die dielektrische Schicht mit Hilfe eines anisotropen Abscheideprozesses aufgebracht wird, indem der Abscheideprozeß schräg zur Oberfläche des Substrats (1) durchgeführt wird.
- 4. Verfahren nach Anspruch 1 bis 3, wobei die erste Leiterbahn so aufgebracht wird, dass sie mit einer Oberfläche des Substrats (1) abschließt.
- 5. Verfahren nach Anspruch 4, wobei die erste Leiterbahn (3) in eine erste Grabenstruktur (2) in dem Substrat
- (1) eingebracht wird und anschließend die Oberflächen der ersten Leiterbahn (3) und des Substrats (1) so bearbeitet werden, dass sie miteinander abschließen.
- 6. Verfahren nach Anspruch 4 oder 5, wobei die zweite Leiterbahn in eine zweite Grabenstruktur in dem Substrat (1) eingebracht wird, wobei die zweite Grabenstruktur so angeordnet ist, dass die darin eingebrachte zweite Leiterbahn (6) mit ihrer Endfläche mit der dielektrischen Schicht in Verbindung steht.
- 7. Verfahren nach Anspruch 4 bis 6, wobei vor dem Einbringen von Leitermaterial für die erste Leiterbahn (3) in die erste Grabenstruktur in die zweite Grabenstruktur ein Opfermaterial eingebracht wird, wobei das Leitermaterial für die erste Leiterbahn (3) flächig aufgebracht

10

15

20

- wird, wobei das Leitermaterial über der zweiten Grabenstruktur entfernt wird, indem das Opfermaterial entfernt wird.
- 8. Antifuse-Struktur in einem Substrat mit einer dielektrischen Schicht zwischen einer ersten Leiterbahn
  (3) und einer zweiten Leiterbahn (6), wobei die dielektrische Schicht (5) im wesentlichen vertikal zur Oberfläche des Substrats angeordnet ist und zwischen
  Enflächen der ersten und der zweiten Leiterbahn (6) angeordnet ist.
- 9. Antifuse-Struktur nach Anspruch 8, wobei die erste Leiterbahn (3), die dielektrische Schicht (5) und die zweite Leiterbahn (6) in einem Substrat
  - (1) in einer Grabenstruktur (2) angeordnet sind.
- 10.Antifuse-Struktur nach Anspruch 9, wobei die erste Leiterbahn (3), die dielektrische Schicht (5) und die zweite Leiterbahn (6) so in dem Substrat angeordnet sind, dass ihre Oberflächen mit der Oberfläche des Substrats (1) abschließen.

### Zusammenfassung

Verfahren zur Herstellung einer Antifuse in einem Substrat sowie einer Antifuse-Struktur zur Integration in einem Substrat

Verfahren zur Herstellung einer Antifuse in einem Substrat, wobei eine erste Leiterbahn auf das Substrat aufgebracht wird, wobei an einer im wesentlichen vertikal zum Substrat verlaufenden Endfläche der ersten Leiterbahn eine dielektrische Schicht aufgebracht wird, wobei eine zweite Leiterbahn so aufgebracht wird, dass sie mit einer Endfläche an die dielektrische Schicht anschließt, so dass eine Antifuse-Struktur gebildet wird.

15

10

5


Figur 1c

Figur für die Zusammenfassung

6

Fig. 1c

AIA.






Fig. 16




Fig. 1c




Fig. 2